

일반 캡스톤디자인 결과보고서

과제수행기간	2026 년 3 월 2일 ~ 2026년 6월 9일				
교과목명	종합설계과제 및 운용				
과 제 명	플라이백 컨버터 기반 절연형 고효율 SMPS 설계 및 최적화				
지도교수	학부(과)	전기공학과	성명	김지홍	
참 여 학 생 명 단					
연번	소속학부(과)	학번	학년	성명	비고
1	전기공학과	22111788	4	김건호	대표학생
2	전기공학과	22313486	4	권영재	
3	전기공학과	22011851	4	김건후	
4	전기공학과	22111802	4	김도연	
5					
6					
7					
8					
9					
10	*필요시 줄 추가				
※ 불임 1. 일반 캡스톤디자인 수행 보고서 1부 ※ 불임 2. 캡스톤디자인 수행 결과물 파일 (PPT, PDF, 한글 등) 1부 상기와 같이 캡스톤디자인 수행 결과를 보고합니다. 2026 년 6월 8 일 책임지도교수 : 김 지 홍 (인) 인재양성지원센터장 : (인) 영남대학교 RISE 사업단장 귀하					

일반 캡스톤디자인 수행 보고서	
과제명	플라이백 컨버터 기반 절연형 고효율 SMPS 설계 및 최적화
1. 과제 개요 및 필요성	
최근 4차 산업혁명의 가속화와 함께 스마트 팩토리(E-Forest 등) 및 IoT 인프라가 급격히 보편화됨에 따라, 산업 현장 전반에 걸쳐 수많은 스마트 센서 노드, 임베디드 제어기, 무선 통신 게이트웨이가 배치되어 운영되고 있다. 이러한 전자기기들은 시스템의 특성상 24시간 내내 콘센트에 연결되어 상시 구동되는 특성을 가진다. 그러나 실제 데이터를 수집하고 외부 서버로 송신하는 활성 모드 시간은 전체 구동 주기에 비해 극히 일부분에 불과하며, 대부분의 시간은 데이터를 대기하는 경부하 혹은 무부하 대기 상태로 소모된다. 이로 인해 다음과 같은 세 가지 심각한 공학적 문제가 발생한다. 1. 글로벌 대기전력 누적 문제: 개별 센서 노드의 대기전력 소모량은 수백 mW 단위로 미미해 보일 수 있으나, 단일 공장 혹은 대규모 인프라에 수천, 수만 개의 센서가 밀집될 경우 전체 시스템 관점에서의 에너지 낭비와 탄소 배출량은 기하급수적으로 증가한다. 2. 상시 구동 부하의 열 누적 및 신뢰성 저하: 경부하 대기 상태에서도 전원장치가 지속해서 고주파 스위칭 손실을 유발할 경우, 폐쇄된 센서 하우징 내부의 열 누적을 가속한다. 이는 전원 공급 장치 내부의 전해 커패시터 등 열에 취약한 수동 소자의 수명을 급격히 단축시키며, 결과적으로 공장 전반의 하드웨어 신뢰성을 저하시키는 원인이 된다. 3. 가청 노이즈 및 고주파 전파 방해: 기존의 저가형 제어 칩을 사용한 대기전력 저감 방식(주기적 스위칭 전면 중단 등)은 변압기 코어의 자왜 현상으로 인해 가청 주파수 대역(20Hz~20kHz)의 날카로운 노이즈를 발생시키거나, 정밀 아날로그 센서 신호선에 기생 고주파 노이즈를 결합시켜 데이터 왜곡을 유발한다. 따라서 본 과제에서는 상시 구동형 센서 시스템의 전원 공급 신뢰성을 확보하고 노이즈를 감쇠시키기 위하여, 정밀한 피드백 제어와 효율적인 그린 모드가 통합된 5V, 2.35A급 초저대기전력 절연형 SMPS를 직접 설계하고 실증하고자 한다. 따라서 본 과제에서는 상시 구동형 센서 시스템의 전원 공급 신뢰성을 확보하고 노이즈를 감쇠시키기 위하여, 정밀한 피드백 제어와 효율적인 그린 모드가 통합된 5V, 2.35A급 초저대기전력 절연형 SMPS를 직접 설계하고 실증하고자 한다.	
1) 플라이백(Flyback) 토폴로지 선정 이유 본 프로젝트의 타겟 출력 사양인 5V/2.35A(11.75W) 환경에서 플라이백(Flyback) 컨버터를 최종 토폴로지로 선택한 공학적 배경은 다음과 같다.	
1. 저전력 대역에서의 최적화 및 높은 경제성: 20W 미만의 소형 저전력 전원공급장치 설계 시, 플라이백 토폴로지는 타 토폴로지(Forward, Half-Bridge 등)와 비교했을 때 별도의 출력 필터 인덕터가 필요하지 않고, 회로를 구성하는 스위칭 소자 및 수동 소자의 수가 적다. 이는 회로 복잡도를 획기적으로 낮추며, 기판 소형화와 제조 단가 저감 측면에서 절대적인 우위를 가진다. 2. 사용자 및 장비 안전을 위한 전기적 절연: 상용 220V AC 고전압 입력단과 사용자가 직접 접촉하고 정밀 MCU가 탑재되는 5V DC 출력단 사이를 변압기의 1차측-2차측 권선 격리를 통해 물리적·전기적으로 완전히 절연한다. 이를 통해 입력단의 서지 전압이나 1차측 MOSFET 쇼트 등 비정상적 전력 사고가 발생하더라도, 고전압이 2차측 부하단으로 전이되는 것을 근본적으로 차단하여 시스템 안정성을 보장한다. 2. 입력 전압 대응력: 플라이백 컨버터는 스위칭 On-On 주기 동안 에너지를 변압기 1차측 인덕턴스에 축적했다가 Off 주기 동안 2차측으로 방출하는 메커니즘을 따른다. 이러한 불연속/연속 전류 모드 제어 특성 덕분에 프리볼트(85V ~ 265VAC) 환경 내의 극심한 입력 전압 변동 속에서도 Duty Cycle 제어만으로 안정적인 직류 출력을 유지하는 능력이 탁월하다.	
2) 과제의 최종 목표 및 정량적 스펙 본 과제의 최종 목표는 외부의 기성 완제품 충전기 모듈에 의존하지 않고, 변압기 산정부터 EMI 필터, 스너버 회	

로, 레이아웃 배치를 설계자가 직접 주도하여 대기전력소모 완료 및 노이즈 저감 설계를 구성하는 것이다. 본 하드웨어의 정량적 타겟 사양은 다음과 같다.

입력 전압: 상용 전원(콘센트 220VAC)

정격 출력 사양: 5V, 2.35A

목표 리플 및 노이즈 사양: 목표 정격 출력 전압으로부터 0.1V 이내

2. 과제의 개발 방법 및 과정

목표한 FLYBACK 컨버터를 설계하기 위해 가장 선행되어야하는 것은 플라이백 컨트롤러의 선정이다. 본 과제에서는 Infineon사의 CoolSET™-F3 계열인 ICE3B0365J 고전압 전력 IC를 메인 컨트롤러로 기용하였다. 본 소자를 기용한 이유는 다음과 같다.

1. CoolMOS 통합에 따른 하드웨어적 이점: 해당 IC는 정밀 PWM 컨트롤러와 함께 650V급 내압을 가진 고전압 MOSFET(CoolMOS)이 단일 패키지 내에 고집적화되어 있다. 외장 MOSFET을 별도로 구성하는 토폴로지에 비해 드레인 배선 유도 성분이 극적으로 줄어들어, 스위칭 온/오프 순간 발생하는 기생 인덕턴스 및 커패시턴스 결합에 의한 고주파 링잉 노이즈를 원천적으로 차단한다. 이는 EMI 방사성 노이즈를 감소시키는 결정적 요인이 된다.

2. 의도적인 기능 국한 IC 선정의 공학적 의의: 최근 시장에는 EMI 소프트 드라이빙, 동기 정류 제어, 디지털 전력 피드백까지 칩 내부에서 모두 블랙박스 형태로 자동 해결해 주는 초집적 상용 고성능 IC들이 존재한다. 그러나 이러한 초집적 칩들은 내부 제어 알고리즘의 변수를 설계자가 튜닝할 수 없어 역공학적 학습에 한계가 있다. 따라서 본 과제에서는 스위칭 주파수 고정과 아날로그 피드백 루프 등 기본적 제어 기능 위주로 국한된 ICE3B0365J를 의도적으로 선택하였다. 칩이 자동으로 해결해 주지 않는 외곽 회로(EMI 필터, 스너버 회로, 출력단 LC 필터 상수, KiCad 레이아웃 배치)를 설계자가 직접 손으로 계산하고 튜닝하여 공학적 문제해결 능력을 증명하고자 하였다.

3. 대기전력 저감기능인 Active Burst Mode 기능의 탑재: 본 IC의 핵심인 Active Burst Mode는 대기 상태에서 전력 소모를 극소화하면서도 뛰어난 속응성과 가청 노이즈 차단 능력을 동시에 발휘하도록 설계되어 있다. 이는 초기에 설정한 목표를 이루기에 적합한 소자라고 판단하였다.

4. 가청 노이즈 차단 기술: 버스트 모드 구동 중 스위칭이 켜질 때, 내부 게이트 G10 제어를 통해 전류 제한값을 최대 사양의 약 32%인 0.32V로 강제 클램핑한다. 대기 상태에서 큰 전류 펄스가 인가되면 변압기 코어가 자외 현상에 의해 발생하는 불쾌한 가청 소음을 내뿜게 되는데, 펄스의 피크 전류 크기를 32%로 묶어둠으로써 소음 없이 조용하게 대기전력을 극소화하는 인피니언만의 핵심 공학 기술이다.

1) 데이터시트 정밀 분석 기반 Active Burst Mode 제어 메커니즘

가. 출력단의 스마트 센서나 MCU가 대기 상태로 진입하여 부하 전류가 급감하면, 출력 전압이 미세하게 상승하려 한다. 이를 감지한 2차측 셉트 레귤레이터(TL431)와 포토커플러(PC817) 루프가 1차측 제어 IC의 2번 피드백 핀 전압(V_{FB})을 아래로 떨어뜨린다.


나. 내부 비교기 C5가 V_{FB} 전압을 상시 관측하다가, 이 전압이 1.35V 미만으로 하락하면 경부하 대기 상태로 1차 판정한다.

다. $V_{FB} < 1.35V$ 가 충족되면 내부 스위치 S1, S2가 해제되고, 기존 정상 구동 모드에서 3.2V~3.6V 사이를 오가던 소프트 스타트 커패시터가 S3를 통해 내부 풀업 저항으로 충전되기 시작한다.


라. 충전이 진행되어 V_{soft} 전압이 내부 비교기 C3의 문턱 전압인 4.0V를 초과할 때까지 걸리는 시간이 가변 블랭킹 윈도우(Adjustable Blanking Window)를 형성한다. 이 공백 시간 동안 계속 $V_{FB} < 1.35V$ 상태가 유지되어야만 일시적 노이즈가 아닌 진짜 무부하 상태로 확정하고 Active Burst Mode로 정식 진입한다.

마. 진입 성공 즉시 버스트 플래그(Burst Flag)가 셋업되고, IC 내부 바이어스 회로가 통째로 꺼지면서 칩 자

체 전류 소모량을 단 500uA 수준으로 급감시켜 초저전력 standby 상태를 유도한다. 이때 V_{soft} 전압은 S1 스위치가 닫히며 3.0V로 클램핑된다.



<ICE3B0365J 소자의 핀맵>



<ICE3B0365J 소자의 Active Burst Mode 동작원리>

2) 동작 단계

가. 앞서 설명한 정식 진입 후에는 출력전압이 감소하고 V_{FB} 는 다시 상승한다.

나. 에너지가 일시 공급되어 출력전압이 복구되면 V_{FB} 는 다시 내려가며, 비교기 C6b가 3.0V 도달을 감지하는 순간 내부 바이어스를 다시 끄고 스위칭을 멈춘다. 결과적으로 버스트 모드 내에서 피드백 전압은 3.0V ~ 3.61V 사이를 주기적으로 왕복하는 정밀한 톱니파 파형을 그리게 된다.

다.

3) 탈출 단계

가. 부하단에 다시 스마트폰이 연결되거나 센서 연산이 시작되어 전류가 급증하면 출력전압이 순간 급감하고 V_{FB} 가 수직 상승한다

나. 버스트 모드 중에는 전류 한계가 0.32V로 강제 제한되어 있으므로 전력 부족으로 인해 V_{FB} 는 순식간에 4.5V 문턱 전압을 돌파하게 된다.

다. 이 순간 내부 비교기 C4가 이를 포착하여 Active Burst Mode 플래그를 즉시 리셋하고 게이트 G10의 제한을 해제한다. 지연 시간없이 즉시 최대 전류를 변압기에 공급하여 출력전압을 고속으로 안정화시킨다.

라.

다음으로, FLYBACK 구조를 구현하기 위한 추가적인 설계를 진행하였다.

1) RCD 스너버 회로 설계: 스위칭 오프 시 변압기 1차측 누설 인덕턴스에 저장된 잔류 에너지가 내장 CoolMOS의 드레인 단자에 초고압 서지 전압을 유발하므로, 이를 클램핑하기 위한 RCD 스너버를 설계하였다.


2) 2차측 정류 및 고주파 LC 필터 설계: 2차측 정류 소자로는 쇼트키 다이오드를 기용하였다. 정격 전류 인가 시 다이오드의 순방향 전압 강하에 의해 전력 손실이 열로 전량 방출되기 때문에 주변 동박 면적을 넓혀 방열 마진을 설계하였다.

3) KiCad 기반 PCB 레이아웃 설계: 1차 설계로서 설계한 구조의 구동을 우선적으로 확인한 후, 2차 설계로서 소자의 방열 및 노이즈를 고려한 설계를 진행하였다. IC칩의 노이즈 저감을 위해 배치된 Bypass Capacitor이나


제어를 위한 저항은 소자 최근거리에 배치하고, 방열을 위한 Via를 지근거리에 뚫고 PCB pour 기능을 활용하여 발열량을 저감시켰다. 추가로 고전압 영역과 저전압 영역을 분리하기 위해 절연 거리를 6mm 이상 확보하고 실 크스크린을 활용하여 시각적으로 표기하여 전기 안전 규격을 충족하였다.

4) 변압기 설계: ICE3B0365J 소자가 제공하는 데이터시트로부터 변압기의 정격사양을 확인하고, 고주파용 패라이트 보빈임을 확인 한 후, 주문제작한 후 Footprint를 배치하고 결선함으로써 토폴로지에 알맞은 변압기 배치를 완료하였다.


3. 결과



<kicad를 이용한 회로도 설계>



<kicad를 이용한 PCB Layout 설계>



<kicad를 이용한 3D model 설계>

위 사진들과 같이, Kicad를 이용하여 목표한 사양의 SMPS를 설계하는데 성공하였다. 이후, 본 전원공급장치의 정적/동적 특성과 대기전력 모드 작동 여부를 안전하고 정량적으로 검증하기 위해 학생 수준의 실험실 환경에서 구축할 수 있는 시나리오를 구현하였다.

1) 무부하 상황으로써의 첫 구동에서 차단기 멀티탭으로 안전을 확보하고, 출력단의 Via를 멀티미터로 찍어 안전상에 문제가 없으며, 출력 전압이 5V로부터 0.1V 이상 차이나지 않음을 확인하였다.

2) 옴의법칙과 소비전력공식을 기준으로 정격전력 20W급 대형 시멘트 저항 5종을 구비하여 데이터를 획득하는 환경을 구축하였다. 정상 부하상황 구동 이전, 1k, 550, 270옴을 이용하여 출력 전압 간 문제가 없는지 확인하였

다

3) 부하상황 시 ICE3B0365J 소자의 V_{FB} 핀을 멀티미터로 찍어, 무부하/경부하 상황과 부하 상황 간 전압 변화를 멀티미터를 통해 확인함으로써 Active Burst Mode의 정상 작동을 확인하였다.

4) 무부하상황 시 대기 상태의 전력은 고가의 전력분석기 없이는 일반 멀티미터 전류계로 수치를 측정할 수 없다. 때문에 이 상황 또한 데이터시트 내부 비교기 수치를 기반으로 제어 IC의 2번 FB핀(V_{FB}) 전압을 트래킹하여 우회 증명하였다.

-추가로 IC칩의 상태를 확인하기 위해 멀티미터를 기용하는 과정에서의 측정위치는 2차측이 아닌 1차측임을 명심하며 노브를 잘못 대는것에 충분히 유의하며 진행하였다.

결과) 모든 측정간에 문제상황은 발생하지 않았으며, 각 측정한 전압은 모두 미리 상정한 오차범위인 0.1V를 상회하지 않는 결과를 얻었다. 1분 연속측정 및 10회의 개별측정 간에도 유의미한 전압 변동(리플)이 관측되지 않음에 따라 성공적인 목표달성을 이루었다고 판단하였다. 또한 IC 소자의 2번핀인 FB 핀을 측정하였을 때도 예측된 값을 크게 벗어나지않고 정상 구동상황임을 확인할 수 있었다.

리플 및 노이즈 안정화: 1차 프로토타입의 노이즈 루프 분석 결과를 반영하여 KiCad에서 2차 고주파 대전류 루프 패턴 면적을 줄이고, 2차 필터 인덕터를 보완한 덕분에 피드백 전압 및 출력단 전압 리플이 모두 규격 치인 0.1V 미만으로 측정되는 고품질 저노이즈 양상을 확인하였다,

또한 1차 설계한 PCB는 5.027~5.028V의 리플을 가진 것에 비해 2차 설계한 PCB는 4.986~4.987V로 전압 리플 또한 감소함을 확인하여 노이즈 저감 설계 또한 유의미했음을 확인할 수 있었다.

4. 기대 효과 및 활용 방안

1. 상시 구동 스마트 팩토리 인프라의 탄소 저감: 현대 자동차의 스마트 팩토리(E-Forest) 등 수만 개의 센서 노드가 상시 감시 체계를 유지하는 대규모 제조 공정에 본 Active Burst Mode 제어 기술이 적용된 전원장치를 대량 기용할 경우, 대기 상태에서의 무효 손실 전력을 억제할 수 있을 것으로 기대된다. 이는 공장 전체 관점에서 연간 수십 MWh의 전력 에너지를 절감하고 탄소 배출량을 혁신적으로 낮추는 친환경 그린 에너지 솔루션이 될 수 있다.

2. 시스템 신뢰성 향상 및 유지보수 단가 절감: 대기 상태 시 칩 내부 바이어스를 차단하여 자체 소모 전류를 500uA로 제어하고 스위칭 주기를 간헐적으로 가져감으로써, 전원 공급 장치 내부 소자들의 열 누적을 근본적으로 차단한다. 전원장치의 열화 현상이 방지되므로 상시 구동형 임베디드 제어기의 평균 수명이 극대화되며, 이는 산업 인프라의 유지보수 비용 및 다운타임 리스크를 획기적으로 낮춰줄 수 있다.

3. 코어 가청 소음 차단을 통한 작업 환경 개선: 내부 게이트 클램핑 기술로 전류 피크치를 0.32V로 제어하기 때문에, 저가형 SMPS의 대기 모드 시 고질적인 문제였던 변압기 코어의 자왜 주파수 소음을 완전히 배제한다. 정밀 센서 신호선으로의 EMI 유도 결합 노이즈를 차단하여 데이터의 순수도를 높이고 조용한 작업 환경을 구현할 수 있다.

향후 발전 방향)


-차세대 GaN/SiC 소자 확장성: 본 프로젝트를 통해 정립한 절연형 플라이백 제어 논리와 대기전력 피드백 튜닝 메커니즘은 향후 고속 스위칭 및 저손실 특성이 우수한 질화갈륨(GaN) MOSFET 기반 고밀도 어댑터 설계 및 Active Clamp Flyback topology 확장 연구의 강력한 이론적 밑거름으로 활용될 수 있다.

-동기 정류(SR) 기술과의 융합: 본 과제에서 발생한 최대 부하 시 쇼트키 다이오드의 순방향 전압 강하 손실을 해결하기 위해, 차후 2차측 다이오드를 전동 스위치인 MOSFET으로 대체하는 동기 정류(Synchronous Rectification) 제어 회로를 연계한다면 최대 부하 효율을 끌어올릴 수 있는 명확한 발전 방향을 제시한다.


5. 기타(작품 사진 등)




<1차 설계한 SMPS의 전압 측정>




<2차 설계한 SMPS의 전압 측정>




<1차 설계한 SMPS PCB>



<2차 설계한 SMPS PCB>




<IC 소자의 2번핀 측정>



<2차 설계 PCB의 GERBER>

■ 1차 설계 (PCB 1) ■ 2차 설계 (PCB 2)

출력 전압 (V) ↑



PCB 1 Range
5.027 - 5.028 V

PCB 2 Range
4.986 - 4.987 V

<1차, 2차 설계 PCB간 전압 리플 비교>